prikaz prve stranice dokumenta Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V
No public access
undergraduate thesis
Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V
Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing, 2024. urn:nbn:hr:168:925826
Đurić, Vinko
University of Zagreb
Faculty of Electrical Engineering and Computing

Institutional repository: FER Repository

Cite this document

Đurić, V. (2024). Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V (Undergraduate thesis). Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing. Retrieved from https://urn.nsk.hr/urn:nbn:hr:168:925826

Đurić, Vinko. "Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V." Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2024. https://urn.nsk.hr/urn:nbn:hr:168:925826

Đurić, Vinko. "Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V." Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2024. https://urn.nsk.hr/urn:nbn:hr:168:925826

Đurić, V. (2024). 'Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V', Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, accessed 27 December 2024, https://urn.nsk.hr/urn:nbn:hr:168:925826

Đurić V. Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V [Undergraduate thesis]. Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing; 2024 [cited 2024 December 27] Available at: https://urn.nsk.hr/urn:nbn:hr:168:925826

V. Đurić, "Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V", Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, Zagreb, 2024. Available at: https://urn.nsk.hr/urn:nbn:hr:168:925826

Metadata
TitleVerifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V
Title (english)Development of verification environment for the development of computing system based on RISC-V ISA
AuthorVinko Đurić
MentorJosip Knezović (mentor)
Committee memberJosip Knezović (član povjerenstva)
Committee memberDanko Basch (član povjerenstva)
Committee memberHana Ivandić (član povjerenstva)
GranterUniversity of Zagreb
Faculty of Electrical Engineering and Computing
Zagreb
Defense date and country2024-07-03, Croatia
Scientific / art field,
discipline and subdiscipline		TECHNICAL SCIENCES
Computing
Abstract
Pri razvijanju i nadogradnji računalnog sustava važno je ispitati ispravnost rada i usklađenost s očekivanim ponašanjem. Iz tog razloga se za računalni sustav provodi verifikacija. U ovom radu razvijeno je verifikacijsko okruženje za razvoj računalnog sustava s procesorom arhitekture RISC-V temeljeno na programskom paketu SSPARCSS kao referentnom modelu. Postojeći model računalnog sustava s procesorom arhitekture RISC-V vizualno je unaprijeđen te je proširen dodavanjem i ispravljanjem postojećih instrukcija, pseudoinstrukcija i direktiva te implementacijom prekidnog sustava. U radu su opisani načini rada i instrukcijski skupovi arhitekture RISC-V.
Abstract (english)
When developing and upgrading a computer system, it is important to check its correctness and compliance with the expected behavior. For this reason, verification is performed for the development of computer system. In this work, a verification environment for development of RISC-V processor based on the SSPARCSS software package as a reference model was developed. The existing model of a computer system with a RISC-V processor was visually enhanced, extended by adding and correcting existing instructions, pseudo-instructions and directives and by implementing an interrupt system. Thesis describes privilege modes and instruction sets of the RISC-V architecture.
Keywords
Keywords (english)
Languagecroatian
URN:NBNurn:nbn:hr:168:925826
Study programmeTitle: Computing
Study programme type: university
Study level: undergraduate
Academic / professional title: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva (sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva)
Type of resourceText
File originBorn digital
Access conditionsClosed access
Terms of useLicence In copyright icon
Public note
Created on2024-10-12 20:31:29