prikaz prve stranice dokumenta Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V
No public access
undergraduate thesis
Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V
Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing, 2024. urn:nbn:hr:168:965674
Grubišin, Luka
University of Zagreb
Faculty of Electrical Engineering and Computing

Institutional repository: FER Repository

Cite this document

Grubišin, L. (2024). Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V (Undergraduate thesis). Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing. Retrieved from https://urn.nsk.hr/urn:nbn:hr:168:965674

Grubišin, Luka. "Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V." Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2024. https://urn.nsk.hr/urn:nbn:hr:168:965674

Grubišin, Luka. "Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V." Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2024. https://urn.nsk.hr/urn:nbn:hr:168:965674

Grubišin, L. (2024). 'Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V', Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, accessed 27 December 2024, https://urn.nsk.hr/urn:nbn:hr:168:965674

Grubišin L. Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V [Undergraduate thesis]. Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing; 2024 [cited 2024 December 27] Available at: https://urn.nsk.hr/urn:nbn:hr:168:965674

L. Grubišin, "Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V", Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, Zagreb, 2024. Available at: https://urn.nsk.hr/urn:nbn:hr:168:965674

Metadata
TitleVerifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V
Title (english)Development of verification environment for the development of computing system based on RISC-V ISA
AuthorLuka Grubišin
MentorJosip Knezović (mentor)
Committee memberJosip Knezović (član povjerenstva)
Committee memberDanko Basch (član povjerenstva)
Committee memberHana Ivandić (član povjerenstva)
GranterUniversity of Zagreb
Faculty of Electrical Engineering and Computing
Zagreb
Defense date and country2024-07-03, Croatia
Scientific / art field,
discipline and subdiscipline		TECHNICAL SCIENCES
Computing
Abstract
U ovom radu ukratko je opisana instrukcijska arhitektura RISC-V, osnovni skup registara, osnovne instrukcije i proširenje Zicsr. Opisan je programski paket SSPARCSS, koji se sastoji od simulatora i asemblerskog prevoditelja, kao i postojeći RISC-V sustav u SSPARCSS-u. RISC-V sustav u simulatoru nadograđen je i spojen na nove vanjske jedinice te je opisana komunikacija između procesora, memorije i vanjskih jedinica. Razvijeno je i opisano verifikacijsko okruženje koje se može koristiti u daljnjem razvoju RISC-V sustava, ali i drugih računalnih sustava za simulator SSPARCSS.
Abstract (english)
This thesis studies the basic RISC-V instruction set architecture, it's registers and instructions, as well as the Zicsr extension. It also describes the SSPARCSS software package, which consists of an assembler and a simulator, and the existing RISC-V system in it. The simulated RISC-V system has been upgraded and connected to new peripheral units. The communication protocols between the processor, memory and peripherals have been explained. A testing environment has been made to be used in the further development of the RISC-V system, as well as other systems in the SSPARCSS simulator.
Keywords
Keywords (english)
Languagecroatian
URN:NBNurn:nbn:hr:168:965674
Study programmeTitle: Computing
Study programme type: university
Study level: undergraduate
Academic / professional title: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva (sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva)
Type of resourceText
File originBorn digital
Access conditionsClosed access
Terms of useLicence In copyright icon
Public note
Created on2024-10-12 20:44:21