prikaz prve stranice dokumenta Implementacija mreže na čipu za povezivanje s AXI-uređajima
No public access
master's thesis
Implementacija mreže na čipu za povezivanje s AXI-uređajima
Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing, 2021. urn:nbn:hr:168:641625
Mrković, Luka
University of Zagreb
Faculty of Electrical Engineering and Computing

Institutional repository: FER Repository

Cite this document

Mrković, L. (2021). Implementacija mreže na čipu za povezivanje s AXI-uređajima (Master's thesis). Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing. Retrieved from https://urn.nsk.hr/urn:nbn:hr:168:641625

Mrković, Luka. "Implementacija mreže na čipu za povezivanje s AXI-uređajima." Master's thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2021. https://urn.nsk.hr/urn:nbn:hr:168:641625

Mrković, Luka. "Implementacija mreže na čipu za povezivanje s AXI-uređajima." Master's thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2021. https://urn.nsk.hr/urn:nbn:hr:168:641625

Mrković, L. (2021). 'Implementacija mreže na čipu za povezivanje s AXI-uređajima', Master's thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, accessed 05 November 2024, https://urn.nsk.hr/urn:nbn:hr:168:641625

Mrković L. Implementacija mreže na čipu za povezivanje s AXI-uređajima [Master's thesis]. Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing; 2021 [cited 2024 November 05] Available at: https://urn.nsk.hr/urn:nbn:hr:168:641625

L. Mrković, "Implementacija mreže na čipu za povezivanje s AXI-uređajima", Master's thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, Zagreb, 2021. Available at: https://urn.nsk.hr/urn:nbn:hr:168:641625

Metadata
TitleImplementacija mreže na čipu za povezivanje s AXI-uređajima
Title (english)Implementation of Network-on-Chip Connection to AXI Devices
AuthorLuka Mrković
MentorDaniel Hofman (mentor)
Committee memberDaniel Hofman (predsjednik povjerenstva)
Committee memberDanko Basch (član povjerenstva)
Committee memberJosip Knezović (član povjerenstva)
GranterUniversity of Zagreb
Faculty of Electrical Engineering and Computing
Zagreb
Defense date and country2021-06-29, Croatia
Scientific / art field,
discipline and subdiscipline		TECHNICAL SCIENCES
Computing
Abstract
Kao glavni cilj ovog rada razvijen je model usmjeritelja - glavnog gradivnog bloka mreže na čipu. Dodatno, razvijen je model AXI mrežnog adaptera namijenjenog spajanju AXI4-Lite IP jezgri s mrežom na čipu. Razvijeni usmjeritelj prilagođen je radu u mrežnoj topologiji homogene 2D rešetke. Radix usmjeritelja iznosi 4 + 1. Usmjeritelj implementira wormhole politiku prosljeđivanja, podržava varijabilan broj virtualnih kanala te kontrolu toka ostvaruje razmjenom kredita. Usmjeritelj djeluje u strogo definiranom četverotaktnom operativnom ciklusu, implementira više paralelnih protočnih struktura te flitove prosljeđuje brzinom jednog flita po operativnom ciklusu po vezi. Razvijeni AXI mrežni adapter omogućava spajanje AXI4-Lite IP jezgri u mrežu na čipu sastavljenu od razvijenih usmjeritelja. Sklopovlje razvijeno u sklopu ovog rada oblikovano je s ciljem pojednostavljenja testiranja do visokog stupnja uvjerenosti u ispravnost. Implementacije sklopovlja su robusne te ih je moguće efikasno sintetizirati i učitati na FPGA uređaj.
Abstract (english)
As the main objective of this thesis, a model of a Network-on-Chip Router was developed. Additionally, a model of an AXI Network Adapter was developed to allow for the connection of AXI4-Lite IP Cores to the Network-on-Chip. The developed Router supports Homogeneous 2D Mesh network topology. The Radix of the Router is 4 + 1. The Router implements a Wormhole Switching Policy, supports a variable number of Virtual Channels, and achieves Flow Control by exchanging Credits. The Router operates in a strictly defined Four-Stroke Operating Cycle, implements multiple parallel Data Pipelines, and forwards Flits at speed of One Flit per Operating Cycle per Output. The developed AXI Network Adapter enables the connection of AXI4-Lite IP Cores to the Network-on-Chip made out of developed Routers. Modules made as a part of this thesis were designed with the goal of simplifying testing to a high degree of confidence. Modules are robust, efficiently synthesizable, and loadable onto an FPGA device.
Keywords
Keywords (english)
Languagecroatian
URN:NBNurn:nbn:hr:168:641625
Study programmeTitle: Computing
Study programme type: university
Study level: graduate
Academic / professional title: magistar/magistra inženjer/inženjerka računarstva (magistar/magistra inženjer/inženjerka računarstva)
Type of resourceText
File originBorn digital
Access conditionsClosed access
Terms of useLicence In copyright icon
Public note
Created on2023-01-13 13:16:53