prikaz prve stranice dokumenta Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude
No public access
master's thesis
Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude
Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing, 2019. urn:nbn:hr:168:527350
Mušura, Duje
University of Zagreb
Faculty of Electrical Engineering and Computing

Institutional repository: FER Repository

Cite this document

Mušura, D. (2019). Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude (Master's thesis). Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing. Retrieved from https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura, Duje. "Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude." Master's thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2019. https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura, Duje. "Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude." Master's thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2019. https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura, D. (2019). 'Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude', Master's thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, accessed 24 December 2024, https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura D. Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude [Master's thesis]. Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing; 2019 [cited 2024 December 24] Available at: https://urn.nsk.hr/urn:nbn:hr:168:527350

D. Mušura, "Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude", Master's thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, Zagreb, 2019. Available at: https://urn.nsk.hr/urn:nbn:hr:168:527350

Metadata
TitleDizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude
Title (english)Design and FPGA Implementation of Decimation Filter Based on Amplitude Sharpening and Compensation
AuthorDuje Mušura
MentorAna Sović Kržić (mentor)
Committee memberAna Sović Kržić (predsjednik povjerenstva)
Committee memberMladen Vučić (član povjerenstva)
Committee memberGoran Molnar (član povjerenstva)
GranterUniversity of Zagreb
Faculty of Electrical Engineering and Computing
Zagreb
Defense date and country2019-07-10, Croatia
Scientific / art field,
discipline and subdiscipline		TECHNICAL SCIENCES
Computing
Scientific / art field,
discipline and subdiscipline		TECHNICAL SCIENCES
Electrical Engineering
Abstract
Proučeni su postupci dizajna i realizacije rekurzivnih FIR decimatora temeljenih na polinomnom izoštravanju i kompenzaciji amplitude. Razvijeni su postupci određivanja optimalnih koeficijenata polinoma koji su izraženi kao sume potencija broja 2 te osiguravaju minmax izoštravanje u područjima preklapanja spektra. Nadalje, za kompenzator je razvijen postupak određivanja optimalnih koeficijenata koji su također izraženi kao sume potencija broja 2, a pritom osiguravaju minimalno odstupanje amplitude u danom području propuštanja. Cjelokupni dizajn decimacijskog filtra napravljen je u Matlab-u. Za dobivene koeficijente te za postojeći fizički ostvariv model izoštrenog CIC filtra razvijen je model decimacijskog filtra bez upotrebe množila pisan u jeziku VHDL. Konačno, model je uhodan na sustavu ZedBoard.
Abstract (english)
The procedures for design and realization of recursive FIR decimators based on polynomial sharpening and amplitude compensation have been studied. Procedures for determining the optimal coefficients of polynomials, expressed as sums of power of 2, have been developed providing minmax sharpening in folding bands area. Furthermore, for the compensator, a procedure for determining optimal coefficients which are also expressed as sums of power of 2 was developed, ensuring a minimum deviation of the amplitude in the given passband area. The entire decimation filter design was made using Matlab. For the obtained coefficients and for the existing physically achievable model of the sharpened CIC filter, a multiplier-free model was developed in VHDL. Finally, the model has been launched on the ZedBoard system.
Keywords
Keywords (english)
Languagecroatian
URN:NBNurn:nbn:hr:168:527350
Study programmeTitle: Electrical Engineering and Information Technology
Study programme type: university
Study level: graduate
Academic / professional title: magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije (magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije)
Type of resourceText
File originBorn digital
Access conditionsClosed access
Terms of useLicence In copyright icon
Public note
Created on2020-01-07 20:42:10