prikaz prve stranice dokumenta Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude
Rad nije dostupan
diplomski rad
Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. urn:nbn:hr:168:527350
Mušura, Duje
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Mušura, D. (2019). Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura, Duje. "Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura, Duje. "Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura, D. (2019). 'Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 24.12.2024., https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura D. Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2019 [pristupljeno 24.12.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:527350

D. Mušura, "Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2019. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:527350

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:527350
Podaci o radu
NaslovDizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude
Naslov (engleski)Design and FPGA Implementation of Decimation Filter Based on Amplitude Sharpening and Compensation
AutorDuje Mušura
MentorAna Sović Kržić (mentor)
Član povjerenstvaAna Sović Kržić (predsjednik povjerenstva)
Član povjerenstvaMladen Vučić (član povjerenstva)
Član povjerenstvaGoran Molnar (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2019-07-10, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Sažetak
Proučeni su postupci dizajna i realizacije rekurzivnih FIR decimatora temeljenih na polinomnom izoštravanju i kompenzaciji amplitude. Razvijeni su postupci određivanja optimalnih koeficijenata polinoma koji su izraženi kao sume potencija broja 2 te osiguravaju minmax izoštravanje u područjima preklapanja spektra. Nadalje, za kompenzator je razvijen postupak određivanja optimalnih koeficijenata koji su također izraženi kao sume potencija broja 2, a pritom osiguravaju minimalno odstupanje amplitude u danom području propuštanja. Cjelokupni dizajn decimacijskog filtra napravljen je u Matlab-u. Za dobivene koeficijente te za postojeći fizički ostvariv model izoštrenog CIC filtra razvijen je model decimacijskog filtra bez upotrebe množila pisan u jeziku VHDL. Konačno, model je uhodan na sustavu ZedBoard.
Sažetak (engleski)
The procedures for design and realization of recursive FIR decimators based on polynomial sharpening and amplitude compensation have been studied. Procedures for determining the optimal coefficients of polynomials, expressed as sums of power of 2, have been developed providing minmax sharpening in folding bands area. Furthermore, for the compensator, a procedure for determining optimal coefficients which are also expressed as sums of power of 2 was developed, ensuring a minimum deviation of the amplitude in the given passband area. The entire decimation filter design was made using Matlab. For the obtained coefficients and for the existing physically achievable model of the sharpened CIC filter, a multiplier-free model was developed in VHDL. Finally, the model has been launched on the ZedBoard system.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:527350
Studijski programNaziv: Elektrotehnika i informacijska tehnologija
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije (mag. ing. el. techn. inf.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2020-01-07 20:42:10