prikaz prve stranice dokumenta Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri
No public access
undergraduate thesis
Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri
Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing, 2020. urn:nbn:hr:168:563213
Sorić, Tin
University of Zagreb
Faculty of Electrical Engineering and Computing

Institutional repository: FER Repository

Cite this document

Sorić, T. (2020). Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri (Undergraduate thesis). Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing. Retrieved from https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić, Tin. "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri." Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2020. https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić, Tin. "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri." Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2020. https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić, T. (2020). 'Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri', Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, accessed 28 December 2024, https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić T. Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri [Undergraduate thesis]. Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing; 2020 [cited 2024 December 28] Available at: https://urn.nsk.hr/urn:nbn:hr:168:563213

T. Sorić, "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri", Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, Zagreb, 2020. Available at: https://urn.nsk.hr/urn:nbn:hr:168:563213

Metadata
TitleDizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri
Title (english)Design of a multi-sensor system based on FPGA and processor core
AuthorTin Sorić
MentorAdrijan Barić (mentor)
Committee memberAdrijan Barić (predsjednik povjerenstva)
Committee memberJurica Kundrata (član povjerenstva)
Committee memberVladimir Čeperić (član povjerenstva)
GranterUniversity of Zagreb
Faculty of Electrical Engineering and Computing
Zagreb
Defense date and country2020-09-07, Croatia
Scientific / art field,
discipline and subdiscipline		TECHNICAL SCIENCES
Computing
Scientific / art field,
discipline and subdiscipline		TECHNICAL SCIENCES
Electrical Engineering
Abstract
U ovom radu obrađen je postupak dizajniranja senzorskog sustava temeljenog na integriranom krugu koji kombinira FPGA i procesorsku jezgru. Kroz poglavlja analizirane su teme vezane uz projektiranje tiskanie pločice, analiziranje arhitek- ture i upoznavanje sa načinom rada sustava, analiziranje I 2 C komunikacijskog protokola, te programiranje FPGA i programa za procesorsku jezgru kojim se implementira I 2 C komunikacija između pcb-a sa senzorima i procesorske jezgre. Kroz rad se također upoznaju programski paketi za dizajn tiskanih pločica i pro- grama za konfiguraciju FPGA. Kao rezultat rada nastala je tiskana pločica na kojoj se nalaze 2 senzora sa I 2 C komunikacijskim sučeljem, te konfiguracija FPGA koja realizira sklopovsku podršku i program za procesor koji kontrolira signale na sabirnici.
Abstract (english)
This paper deals with the process of designing a sensor system based on an integrated circuit that combines an FPGA and a processor core. The chapters analyze topics related to PCB design, architecture analysis and introduction to system operation, I 2 C communication protocol analysis, and programming of FPGA and processor core program that implements I 2 C communication between pcb with sensors and processor core. The paper also introduces printed circuit board design software packages and FPGA configuration programs. As a result of the work, a printed circuit board was created, which contains 2 sensors with an I 2 C communication interface, and an FPGA configuration that implements hardware support and a program for a processor that controls the signals on the bus.
Keywords
Keywords (english)
Languagecroatian
URN:NBNurn:nbn:hr:168:563213
Study programmeTitle: Electrical Engineering and Information Technology
Study programme type: university
Study level: undergraduate
Academic / professional title: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka elektrotehnike i informacijske tehnologije (sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka elektrotehnike i informacijske tehnologije)
Type of resourceText
File originBorn digital
Access conditionsClosed access
Terms of useLicence In copyright icon
Public note
Created on2023-01-13 16:06:30