prikaz prve stranice dokumenta Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri
Rad nije dostupan
završni rad
Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. urn:nbn:hr:168:563213
Sorić, Tin
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Sorić, T. (2020). Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić, Tin. "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić, Tin. "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić, T. (2020). 'Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 28.12.2024., https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić T. Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2020 [pristupljeno 28.12.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:563213

T. Sorić, "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2020. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:563213

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:563213
Podaci o radu
NaslovDizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri
Naslov (engleski)Design of a multi-sensor system based on FPGA and processor core
AutorTin Sorić
MentorAdrijan Barić (mentor)
Član povjerenstvaAdrijan Barić (predsjednik povjerenstva)
Član povjerenstvaJurica Kundrata (član povjerenstva)
Član povjerenstvaVladimir Čeperić (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2020-09-07, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Sažetak
U ovom radu obrađen je postupak dizajniranja senzorskog sustava temeljenog na integriranom krugu koji kombinira FPGA i procesorsku jezgru. Kroz poglavlja analizirane su teme vezane uz projektiranje tiskanie pločice, analiziranje arhitek- ture i upoznavanje sa načinom rada sustava, analiziranje I 2 C komunikacijskog protokola, te programiranje FPGA i programa za procesorsku jezgru kojim se implementira I 2 C komunikacija između pcb-a sa senzorima i procesorske jezgre. Kroz rad se također upoznaju programski paketi za dizajn tiskanih pločica i pro- grama za konfiguraciju FPGA. Kao rezultat rada nastala je tiskana pločica na kojoj se nalaze 2 senzora sa I 2 C komunikacijskim sučeljem, te konfiguracija FPGA koja realizira sklopovsku podršku i program za procesor koji kontrolira signale na sabirnici.
Sažetak (engleski)
This paper deals with the process of designing a sensor system based on an integrated circuit that combines an FPGA and a processor core. The chapters analyze topics related to PCB design, architecture analysis and introduction to system operation, I 2 C communication protocol analysis, and programming of FPGA and processor core program that implements I 2 C communication between pcb with sensors and processor core. The paper also introduces printed circuit board design software packages and FPGA configuration programs. As a result of the work, a printed circuit board was created, which contains 2 sensors with an I 2 C communication interface, and an FPGA configuration that implements hardware support and a program for a processor that controls the signals on the bus.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:563213
Studijski programNaziv: Elektrotehnika i informacijska tehnologija
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka elektrotehnike i informacijske tehnologije (univ. bacc. ing. el. techn. inf.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2023-01-13 16:06:30