prikaz prve stranice dokumenta Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku
Rad nije dostupan
završni rad
Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. urn:nbn:hr:168:321744
Horvat, Filip
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Horvat, F. (2022). Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:321744

Horvat, Filip. "Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:321744

Horvat, Filip. "Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:321744

Horvat, F. (2022). 'Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 28.12.2024., https://urn.nsk.hr/urn:nbn:hr:168:321744

Horvat F. Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2022 [pristupljeno 28.12.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:321744

F. Horvat, "Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2022. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:321744

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:321744
Podaci o radu
NaslovDizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku
Naslov (engleski)Design of RISC-V ISA Processor Components for Programmable Logic Implementation
AutorFilip Horvat
MentorJosip Knezović (mentor)
Član povjerenstvaJosip Knezović (član povjerenstva)
Član povjerenstvaDanko Basch (član povjerenstva)
Član povjerenstvaIgor Čavrak (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2022-07-08, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Sažetak
U ovom radu proučava se RISC-V arhitektura skupa instrukcija. Objašnjava se koncept ISA i uspoređuju se njezine 2 glavne vrste, RISC i CISC. Prikazane su značajke RISC-V arhitekture, osnovni skupovi instrukcija te registri. Objašnjeni su formati instrukcija i za svaki navedene instrukcije koje ga koriste. Prikazane su značajke G i C ekstenzija. Proučen je RISC-V i zbirni jezik, formati argumenata instrukcija, relokacijske funkcije, pseudoinstrukcije te pojam makro-op fuzije. Objašnjava se osnovna građa RISC-V procesora i pojam protočne strukture. Pojednostavljeni RISC-V SoC je napravljen u VHDL-u, opisano je kako on i njegova popratna programska potpora za testiranje i ispravljanje grešaka funkcioniraju. Prikazan je PULPissimo, primjer naprednog SoC-a i način kojim se na njemu pokreće program.
Sažetak (engleski)
This thesis studies the RISC-V instruction set architecture. The concept of an ISA is explained and its 2 main types, RISC and CISC are compared. Features of the RISC- V architecture, basic instruction sets and registers are presented. Instruction formats are explained and their respective instructions are listed. Features of G and C extensi- ons are shown. RISC-V assembly language, instruction argument formats, relocation functions, pseudoinstructions and the concept of macro-op fusion are studied. The ba- sic structure od a RISC-V processor and the concept of a pipeline are explained. A simplified RISC-V SoC is made in VHDL, how it and its debugging software function is described. PULPissimo, an example of an advanced SoC and how to run a program on it are shown.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:321744
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva (univ.bacc.ing.comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2023-01-15 10:18:27