prikaz prve stranice dokumenta Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku
Rad nije dostupan
završni rad
Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. urn:nbn:hr:168:253299
Mikulić, Josip
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Mikulić, J. (2022). Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:253299

Mikulić, Josip. "Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:253299

Mikulić, Josip. "Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:253299

Mikulić, J. (2022). 'Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 26.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:253299

Mikulić J. Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2022 [pristupljeno 26.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:253299

J. Mikulić, "Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2022. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:253299

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:253299
Podaci o radu
NaslovDizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku
Naslov (engleski)Design of RISC-V ISA Processor Components for Programmable Logic Implementation
AutorJosip Mikulić
MentorJosip Knezović (mentor)
Član povjerenstvaJosip Knezović (član povjerenstva)
Član povjerenstvaDanko Basch (član povjerenstva)
Član povjerenstvaIgor Čavrak (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2022-09-13, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Sažetak
U ovom radu dan je pregled RISC-V specifikacije naredaba procesora, te pregled programskog paketa SSPARCSS. Tema ovog rada je proširenje sustava SSPARCS dodavanjem sustava za automatizaciju testiranja asemblerskih programa u svrhu razvoja sklopovske izvedbe procesora arhitekture RISC-V.
Sažetak (engleski)
This thesis contains a survey of RISC-V ISA and SSPARCSS simulation program package. The focus of the thesis was the implementation of automated testing system of assembler programs into SSPARCSS for automated verification of RISC-V hardware implementation.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:253299
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva (univ.bacc.ing.comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2023-01-15 10:51:31