prikaz prve stranice dokumenta FPGA implementacija Huffmanovog dekodiranja JPEG dekodera
Rad nije dostupan
završni rad
FPGA implementacija Huffmanovog dekodiranja JPEG dekodera
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2024. urn:nbn:hr:168:376335
Fodor, Fran
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Fodor, F. (2024). FPGA implementacija Huffmanovog dekodiranja JPEG dekodera (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:376335

Fodor, Fran. "FPGA implementacija Huffmanovog dekodiranja JPEG dekodera." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2024. https://urn.nsk.hr/urn:nbn:hr:168:376335

Fodor, Fran. "FPGA implementacija Huffmanovog dekodiranja JPEG dekodera." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2024. https://urn.nsk.hr/urn:nbn:hr:168:376335

Fodor, F. (2024). 'FPGA implementacija Huffmanovog dekodiranja JPEG dekodera', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 26.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:376335

Fodor F. FPGA implementacija Huffmanovog dekodiranja JPEG dekodera [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2024 [pristupljeno 26.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:376335

F. Fodor, "FPGA implementacija Huffmanovog dekodiranja JPEG dekodera", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2024. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:376335

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:376335
Podaci o radu
NaslovFPGA implementacija Huffmanovog dekodiranja JPEG dekodera
Naslov (engleski)FPGA implementation of Huffman decoding in JPEG decoder
AutorFran Fodor
MentorDaniel Hofman (mentor)
Član povjerenstvaDaniel Hofman (član povjerenstva)
Član povjerenstvaLuka Mrković (član povjerenstva)
Član povjerenstvaStipe Mišković (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2024-07-02, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Sažetak
Implementacija JPEG dekodera na FPGA PYNQ-Z1 pločici pisana je u C++-u i sintetiziran pomoću Vitis HLS-a. HLS automatizira implementaciju C/C++ koda u Verilog koji se stavlja na pločicu. Upravljanje pločicom ostvareno je pomoću Jupyter Notebook-a. Preko Jupyter Notebook-a šalju se potrebni podatci i primaju dekodirane vrijednosti. Također je provedena usporedba dekodiranja na FPGA, ARM procesoru na pločici, na procesoru Ryzen 7 5700U te na procesoru i9-12900k.
Sažetak (engleski)
Implementation of JPEG decoder on PYNQ-Z1 FPGA board written in C++ and synthesized using Vitis HLS. HLS automatically translates C++ code into Verilog code which is used to program the functionality of board. Communication with the board is achieved using Jupyter Notebook through which data is sent and received. Comparison is done using the board, ARM CPU on the board, Ryzen 7 5700U CPU and i9-12900k CPU.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:376335
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva (univ.bacc.ing.comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2024-10-12 20:34:51