prikaz prve stranice dokumenta FPGA implementacija DCT konverzije i dekvantizacije JPEG dekodera
Rad nije dostupan
završni rad
FPGA implementacija DCT konverzije i dekvantizacije JPEG dekodera
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2024. urn:nbn:hr:168:952997
Krušlin, Borna
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Krušlin, B. (2024). FPGA implementacija DCT konverzije i dekvantizacije JPEG dekodera (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:952997

Krušlin, Borna. "FPGA implementacija DCT konverzije i dekvantizacije JPEG dekodera." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2024. https://urn.nsk.hr/urn:nbn:hr:168:952997

Krušlin, Borna. "FPGA implementacija DCT konverzije i dekvantizacije JPEG dekodera." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2024. https://urn.nsk.hr/urn:nbn:hr:168:952997

Krušlin, B. (2024). 'FPGA implementacija DCT konverzije i dekvantizacije JPEG dekodera', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 23.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:952997

Krušlin B. FPGA implementacija DCT konverzije i dekvantizacije JPEG dekodera [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2024 [pristupljeno 23.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:952997

B. Krušlin, "FPGA implementacija DCT konverzije i dekvantizacije JPEG dekodera", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2024. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:952997

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:952997
Podaci o radu
NaslovFPGA implementacija DCT konverzije i dekvantizacije JPEG dekodera
Naslov (engleski)FPGA implementation of DCT conversion and dequantization of JPEG decoder
AutorBorna Krušlin
MentorDaniel Hofman (mentor)
Član povjerenstvaDaniel Hofman (član povjerenstva)
Član povjerenstvaLuka Mrković (član povjerenstva)
Član povjerenstvaStipe Mišković (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2024-09-11, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Sažetak
Rad se bavi analizom procesa dekodiranja slika kodiranih JPEG standardom. Cilj je identificirati uska grla algoritma dekodiranja slike te ih hardverski izvesti na Zynq SoC platformi kako bi se ubrzao proces dekodiranja. Fokus rada je na implementaciji, sintezi i analizi koraka dekvantizacije i IDCT transformacije obradbenih blokova slike. Programska podloga ovog rada je Jaguar JPEG biblioteka iz koje je izolirana cjelobrojna implementacija IDCT transformacija. Kao sintetizator korišten je alat Xilinx Vitis HLS koji sintetizira C/C++ kod u RTL opis hardvera u jezicima Verilog i VHDL u kombinaciji s programom Xilinx Vivado koji se koristi za implementaciju sustava na SoC. Analiza dobivene arhitekture izvedena je na ARM procesoru koji je integriran u Zynq SoC platformu za čije je programiranje korištena Pynq biblioteka u programskom jeziku Python.
Sažetak (engleski)
This work is focused on the analysis of image decoding using a JPEG library. The goal of this work is to identify the bottlenecks in the image decoding process and to create hardware implementations of these stages in order to accelerate the process of image decompression. This work is focused on implementation, synthesis and analysis of the dequantization and IDCT (Inverse Discrete Cosine Transform) stages of JPEG decoding. The software basis for this work is the Jaguar JPEG library, from which the integer implementation of IDCT transformation has been isolated. Synthesis was done using the Xilinx Vitis HLS (High-Level Synthesis) tool which synthesizes C/C++ code into RTL hardware description in Verilog and VHDL. The Xilinx Vivado was used to implement the hardware on the SoC. The analysis of the obtained architecture was performed on the ARM processor integrated into the Zynq SoC platform, for which the Python Pynq framework was used for programming.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:952997
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva (univ.bacc.ing.comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2024-10-12 21:14:51