prikaz prve stranice dokumenta Dizajn i implementacija FIR filtara s rijetkim impulsnim odzivima
Rad nije dostupan
diplomski rad
Dizajn i implementacija FIR filtara s rijetkim impulsnim odzivima
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2017. urn:nbn:hr:168:280665
Frljić, Anita
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Frljić, A. (2017). Dizajn i implementacija FIR filtara s rijetkim impulsnim odzivima (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:280665

Frljić, Anita. "Dizajn i implementacija FIR filtara s rijetkim impulsnim odzivima." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2017. https://urn.nsk.hr/urn:nbn:hr:168:280665

Frljić, Anita. "Dizajn i implementacija FIR filtara s rijetkim impulsnim odzivima." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2017. https://urn.nsk.hr/urn:nbn:hr:168:280665

Frljić, A. (2017). 'Dizajn i implementacija FIR filtara s rijetkim impulsnim odzivima', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 26.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:280665

Frljić A. Dizajn i implementacija FIR filtara s rijetkim impulsnim odzivima [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2017 [pristupljeno 26.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:280665

A. Frljić, "Dizajn i implementacija FIR filtara s rijetkim impulsnim odzivima", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2017. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:280665

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:280665
Podaci o radu
NaslovDizajn i implementacija FIR filtara s rijetkim impulsnim odzivima
Naslov (engleski)Design and Implementation of Sparse FIR Filters
AutorAnita Frljić
MentorMladen Vučić (mentor)
Član povjerenstvaMladen Vučić (predsjednik povjerenstva)
Član povjerenstvaDamir Seršić (član povjerenstva)
Član povjerenstvaGoran Molnar (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2017-07-12, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Sažetak
U radu su opisani dizajn i implementacija FIR filtara s rijetkim impulsnim odzivima. Za dobivanje rijetkih koeficijenata filtra (K) koristi se algoritam iterativne promjene praga (IHT). Aproksimacija je dobivena metodom najmanjih kvadrata u kombinaciji s algoritmom padajućeg gradijenta. Parametar K predstavlja broj koeficijenata filtra koji su različiti od nule i koristi se umjesto originalnog reda filtra, čime se ostvaruje implementacija većih redova filtra na sklopovlje uz isto zauzeće memorije. U memoriju se spremaju redom dobiveni K koeficijenti pri čemu se pojedinom uzorku, koji se množi s koeficijentima tijekom konvolucije, daje odmak pozicijom koeficijenta. Razvijen je fizički ostvariv model FIR filtra s rijetkim impulsnim odzivom korištenjem jednog množila i akumulatora i optimiran je za implementaciju na programabilnim logičkim poljima (FPGA). Implementacija na Zynq sklopovlju pokazuje da se rijetkom reprezentacijom koeficijenata, koristeći navedeni algoritam, mogu ostvariti dobra svojstva filtra.
Sažetak (engleski)
In this thesis the design and implementation of sparse FIR filters have been described. The iterative hard thresholding algorithm (IHT) is used for acquiring the coefficients (K), and least squares method with gradient descent algorithm for aproximation. The K parameter represents the number of non-zero coefficients and it is used instead of the original filter order, what enables the implementation of higher order filters with the same memory requirements. Calculated K coefficients are saved in the memory, while each sample, multiplied with the coefficients during the convolution, gains an offset depending on the coefficient position. Physically implementable sparse FIR filter with the usage of a single multiplier and accumulator was developed and optimised for implementation on FPGA. Implementation on Zynq evaluation platform demonstrates that filter with good characteristics is possible with sparse coefficients.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:280665
Studijski programNaziv: Elektrotehnika i informacijska tehnologija
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije (mag. ing. el. techn. inf.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2019-03-13 20:18:52