prikaz prve stranice dokumenta Projektiranje i izvedba digitalnih sustava u CPLD i FPGA tehnologiji
Rad nije dostupan
završni rad
Projektiranje i izvedba digitalnih sustava u CPLD i FPGA tehnologiji
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2018. urn:nbn:hr:168:934913
Jurišić, Matija
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Jurišić, M. (2018). Projektiranje i izvedba digitalnih sustava u CPLD i FPGA tehnologiji (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:934913

Jurišić, Matija. "Projektiranje i izvedba digitalnih sustava u CPLD i FPGA tehnologiji." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2018. https://urn.nsk.hr/urn:nbn:hr:168:934913

Jurišić, Matija. "Projektiranje i izvedba digitalnih sustava u CPLD i FPGA tehnologiji." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2018. https://urn.nsk.hr/urn:nbn:hr:168:934913

Jurišić, M. (2018). 'Projektiranje i izvedba digitalnih sustava u CPLD i FPGA tehnologiji', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 29.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:934913

Jurišić M. Projektiranje i izvedba digitalnih sustava u CPLD i FPGA tehnologiji [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2018 [pristupljeno 29.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:934913

M. Jurišić, "Projektiranje i izvedba digitalnih sustava u CPLD i FPGA tehnologiji", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2018. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:934913

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:934913
Podaci o radu
NaslovProjektiranje i izvedba digitalnih sustava u CPLD i FPGA tehnologiji
Naslov (engleski)Design and Implementation of Digital Systems Using CPLD and FPGA Technology
AutorMatija Jurišić
MentorDavor Petrinović (mentor)
Član povjerenstvaDavor Petrinović (predsjednik povjerenstva)
Član povjerenstvaIgor Mijić (član povjerenstva)
Član povjerenstvaTin Vlašić (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2018-07-13, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Sažetak
U radu je realizirano projektiranje i izvedba digitalnih sustava u CPLD i FPGA tehnologiji pomoću CoolRunner-II CPLD Starter Board-a koji sadrži CPLD sklop u TQ144 kućištu. Zadani primjeri su rješeni korištenjem alata ISE Design Suite u kojem je za opisivanje rada sklopa korišten VHDL jezik. Ispravnost napisanih rješenja je provjerena pomoću izlaznih svjetlećih segmenata na Coolrunner-II sklopu.
Sažetak (engleski)
This paper describes design and implementation of digital systems in CPLD and FPGA technology using the CoolRunner-II CPLD Starter Board that contains the CPLD chip in the TQ144 package. Given examples are resolved using the ISE Design Suite tool in which VHDL language was used to describe the operation of the circuit. The solution's validity is verified by the output light segments on the Coolrunner-II board.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:934913
Studijski programNaziv: Elektrotehnika i informacijska tehnologija
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka elektrotehnike i informacijske tehnologije (univ. bacc. ing. el. techn. inf.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2019-03-13 21:22:10