Šeler, M. (2020). Razvoj programske podrške za integraciju akceleratora za duboko učenje NVDLA u heterogenu platformu PULP zasnovanu na procesoru arhitekture RISC-V (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:158231
Šeler, Martin. "Razvoj programske podrške za integraciju akceleratora za duboko učenje NVDLA u heterogenu platformu PULP zasnovanu na procesoru arhitekture RISC-V." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:158231
Šeler, Martin. "Razvoj programske podrške za integraciju akceleratora za duboko učenje NVDLA u heterogenu platformu PULP zasnovanu na procesoru arhitekture RISC-V." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:158231
Šeler, M. (2020). 'Razvoj programske podrške za integraciju akceleratora za duboko učenje NVDLA u heterogenu platformu PULP zasnovanu na procesoru arhitekture RISC-V', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 26.08.2024., https://urn.nsk.hr/urn:nbn:hr:168:158231
Šeler M. Razvoj programske podrške za integraciju akceleratora za duboko učenje NVDLA u heterogenu platformu PULP zasnovanu na procesoru arhitekture RISC-V [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2020 [pristupljeno 26.08.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:158231
M. Šeler, "Razvoj programske podrške za integraciju akceleratora za duboko učenje NVDLA u heterogenu platformu PULP zasnovanu na procesoru arhitekture RISC-V", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2020. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:158231