prikaz prve stranice dokumenta Projektiranje operacijskog pojačala i pretvornika frekvencije u napon u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji
Rad nije dostupan
diplomski rad
Projektiranje operacijskog pojačala i pretvornika frekvencije u napon u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. urn:nbn:hr:168:706531
Gočan, Leo
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Gočan, L. (2022). Projektiranje operacijskog pojačala i pretvornika frekvencije u napon u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:706531

Gočan, Leo. "Projektiranje operacijskog pojačala i pretvornika frekvencije u napon u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:706531

Gočan, Leo. "Projektiranje operacijskog pojačala i pretvornika frekvencije u napon u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:706531

Gočan, L. (2022). 'Projektiranje operacijskog pojačala i pretvornika frekvencije u napon u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 26.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:706531

Gočan L. Projektiranje operacijskog pojačala i pretvornika frekvencije u napon u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2022 [pristupljeno 26.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:706531

L. Gočan, "Projektiranje operacijskog pojačala i pretvornika frekvencije u napon u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2022. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:706531

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:706531
Podaci o radu
NaslovProjektiranje operacijskog pojačala i pretvornika frekvencije u napon u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji
Naslov (engleski)Design of operational amplifier and frequency-to-voltage converter in 180-nm CMOS technology for applications in frequency-locked loops
AutorLeo Gočan
MentorAdrijan Barić (mentor)
Član povjerenstvaAdrijan Barić (predsjednik povjerenstva)
Član povjerenstvaMarko Koričić (član povjerenstva)
Član povjerenstvaTomislav Marković (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2022-09-23, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Sažetak
Ovaj rad opisuje projektiranje, analizu i topološki nacrt dvostupanjskog operacijskog pojačala s Millerovom kompenzacijom, frekvencijskog djelila s 20 i pretvornika frekvencije u napon koji su u konačnici uključeni u frekvencijski sinkroniziranu petlju (FLL). Tehnologija korištena pri projektiranju je 180 nm CMOS tehnologija. Nominalna izlazna frekvencija FLL-a je 20 MHz, a faktor množenja frekvencije je 10. FLL radi ispravno, na svim rubovima tehnologije, za napon napajanja od 1,8 V uz promjene od +/-10% i za temperature od 25, -40 i 105 Celzijevih stupnjeva. FLL ima kratko vrijeme smirivanja, pritom koristeći manje energije i manju površinu čipa u odnosu na uobičajene dizajne fazno sinkroniziranih petlji.
Sažetak (engleski)
This thesis describes the design, the analysis and the layout of a two-stage, Miller-compensated operational amplifier, a frequency divider by 20 and a frequency-to-voltage converter which are ultimately implemented in a frequency-locked loop (FLL). The technology used in the design is the 180-nm CMOS technology. The nominal output frequency of the FLL is 20 MHz and its frequency multiplication factor is 10. It works properly, across all technology corners, for the supply voltage of 1.8 V with changes of +/-10% and for the temperatures of 25, -40 and 105 degrees Celsius. It has a short settling time while using a small amount of energy and chip area compared to the conventional phase-locked loop designs.
Ključne riječi
Ključne riječi (engleski)
Jezikengleski
URN:NBNurn:nbn:hr:168:706531
Studijski programNaziv: Elektrotehnika i informacijska tehnologija
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije (mag. ing. el. techn. inf.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2023-01-14 08:49:41