prikaz prve stranice dokumenta Projektiranje sklopovskih blokova protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji
Rad nije dostupan
diplomski rad
Projektiranje sklopovskih blokova protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2014. urn:nbn:hr:168:412774
Harcet, Hrvoje
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Harcet, H. (2014). Projektiranje sklopovskih blokova protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:412774

Harcet, Hrvoje. "Projektiranje sklopovskih blokova protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2014. https://urn.nsk.hr/urn:nbn:hr:168:412774

Harcet, Hrvoje. "Projektiranje sklopovskih blokova protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2014. https://urn.nsk.hr/urn:nbn:hr:168:412774

Harcet, H. (2014). 'Projektiranje sklopovskih blokova protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 20.12.2024., https://urn.nsk.hr/urn:nbn:hr:168:412774

Harcet H. Projektiranje sklopovskih blokova protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2014 [pristupljeno 20.12.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:412774

H. Harcet, "Projektiranje sklopovskih blokova protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2014. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:412774

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:412774
Podaci o radu
NaslovProjektiranje sklopovskih blokova protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji
Naslov (engleski)Design of the circuit blocks for pipelined analog to digital converter in 0.35 um CMOS technology
AutorHrvoje Harcet
MentorMarko Koričić (mentor)
Član povjerenstvaMarko Koričić (predsjednik povjerenstva)
Član povjerenstvaŽeljko Butković (član povjerenstva)
Član povjerenstvaTomislav Suligoj (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2014-07-11, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Sažetak
U radu su projektirani sklopovski blokovi protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji. Pretvornik je potpuno diferencijski te ima rezoluciju 8 bita i frekvenciju očitavanja 20 MS/s. Odabrana je protočna arhitektura koja koristi 1.5 bita po stupnju te je izvedena u tehnici preklapajućih kapaciteta. Osnovni 1.5 bitni stupanj se sastoji od 2 dinamička komparatora, i MDAC-a, odnosno DA pretvornika s implementiranom funkcijom pojačanja i sklopa za očitavanje zadržavanje signala (S/H sklop). Projektirani diferencijski dinamički komparator ima disipaciju 0.68 mW. Operacijsko pojačalo korišteno u MDAC-u koristi arhitekturu preklopljene kaskode s kojom je dobiveno pojačanje 65 dB i širina frekvencijskog područja jedničnog pojačanja 200 MHz. Pojačalo je potpuno diferencijsko, odnosno ima simetrične izlaze te je projektirana mreža kojom je ostvarena negativna povratna veza za zajednički signal (CMFB). Disipacija snage operacijskog pojačala iznosi 6 mW. Također je projektiran ulazni sklop za očitavanje i zadržavanje signala koji koristi flip-around arhitekturu. Korišteno je isto operacijsko pojačalo kao u osnovnom 1.5-bit-nom stupnju. Svi blokovi su projektirani s karakteristikama tranzistora za tipične uvjete procesiranja i na sobnoj temperaturi.
Sažetak (engleski)
In this thesis, circuit blocks for pipelined analog-to-digital converter (ADC) in 0.35 um CMOS technology are designed. ADC is fully differential with 8-bit resolution and sampling frequency of 20 MS/s. Pipeline is realized by using 1.5 bit per stage using switched-capacitor technique. Basic 1.5 bit stage consists of two dynamic comparators and multiplying digital-to-analog converter (MDAC) with implemented gain and sample and hold (S/H) function. Designed differential dynamic comparator has 0.68 mW power dissipation. Operational amplifier used in MDAC has a folded-cascode architecture with gain of 65 dB and unity-gain bandwidth 200 MHz. Opamp is fully differential so switched-capacitor common-mode-feedback (CMFB) is designed as well. Opamp power dissipation is 6 mW. Input sample and hold circuit using flip-around architecture is designed as the input stage of the overall converter. The same opamp as in the 1.5 bit stage is used. All circuit blocks are designed with transistor characteristics for typical mean process conditions at room temperature.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:412774
Studijski programNaziv: Elektrotehnika i informacijska tehnologija
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije (mag. ing. el. techn. inf.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2018-02-06 09:08:12