prikaz prve stranice dokumenta Projektiranje naponski-kontroliranog oscilatora i referentnog izvora napona/struje u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji
Rad nije dostupan
diplomski rad
Projektiranje naponski-kontroliranog oscilatora i referentnog izvora napona/struje u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. urn:nbn:hr:168:464968
Žamboki, Andro
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Žamboki, A. (2022). Projektiranje naponski-kontroliranog oscilatora i referentnog izvora napona/struje u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:464968

Žamboki, Andro. "Projektiranje naponski-kontroliranog oscilatora i referentnog izvora napona/struje u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:464968

Žamboki, Andro. "Projektiranje naponski-kontroliranog oscilatora i referentnog izvora napona/struje u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:464968

Žamboki, A. (2022). 'Projektiranje naponski-kontroliranog oscilatora i referentnog izvora napona/struje u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 26.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:464968

Žamboki A. Projektiranje naponski-kontroliranog oscilatora i referentnog izvora napona/struje u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2022 [pristupljeno 26.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:464968

A. Žamboki, "Projektiranje naponski-kontroliranog oscilatora i referentnog izvora napona/struje u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2022. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:464968

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:464968
Podaci o radu
NaslovProjektiranje naponski-kontroliranog oscilatora i referentnog izvora napona/struje u 180 nm CMOS tehnologiji za primjenu u frekvencijski sinkroniziranoj petlji
Naslov (engleski)Design of voltage-controlled oscillator and reference voltage/current source in 180-nm CMOS technology for applications in frequency-locked loops
AutorAndro Žamboki
MentorAdrijan Barić (mentor)
Član povjerenstvaAdrijan Barić (predsjednik povjerenstva)
Član povjerenstvaMarko Koričić (član povjerenstva)
Član povjerenstvaTomislav Marković (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2022-09-23, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Sažetak
Oblikovanje dijelova frekvencijsko sinkronizirane petlje (FLL) zvani ”Naponsko upravljani oscilator” i ”Generator referentne struje” u 180 nm CMOS integriranoj tehnologiji. Izvod RC modela u kontinuiranoj domeni ”Frekvencijsko naponskog pretvornika”. Ujedinjenje svih dijelova FLL-a u jedan sustav i oblikovanje topološkog nacrta. Simulacije najvišeg nivoa moraju pokazati da sklop stabilizira izlaznu frekvenciju za sve rubne slučajeve dok zauzima manju površinu od ekvivalentne fazno sinkronizirane petlje.
Sažetak (engleski)
Design of the parts of a frequency-locked loop (FLL) called the ”Voltage controlled oscillator” and the ”Reference current generator” in CMOS 180 nm integrated technology. Design of a RC continuous time model of the ”Frequency to voltage converter”. Consolidation of all FLL parts into a single system and layout design. The top level FLL simulations need to show that the circuit stabilises the output frequency for all possible corners while having a smaller die area than the equivalent phase-locked loop circuit.
Ključne riječi
Ključne riječi (engleski)
Jezikengleski
URN:NBNurn:nbn:hr:168:464968
Studijski programNaziv: Elektrotehnika i informacijska tehnologija
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije (mag. ing. el. techn. inf.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2023-01-14 10:21:42