prikaz prve stranice dokumenta Implementacija FIR filtra zasnovanog na FPGA za digitalnu obradu zvuka u realnom vremenu
  Preuzmi
PDF 2.7 MB
diplomski rad
Implementacija FIR filtra zasnovanog na FPGA za digitalnu obradu zvuka u realnom vremenu
Osijek: Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, 2018. urn:nbn:hr:200:208108
Krajcar, Krunoslav
Sveučilište Josipa Jurja Strossmayera u Osijeku
Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek
Zavod za komunikacije
Katedra za elektroniku i mikroelektroniku

Institucijski repozitorij: Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek

Citirajte ovaj rad

Krajcar, K. (2018). Implementacija FIR filtra zasnovanog na FPGA za digitalnu obradu zvuka u realnom vremenu (Diplomski rad). Osijek: Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:200:208108

Krajcar, Krunoslav. "Implementacija FIR filtra zasnovanog na FPGA za digitalnu obradu zvuka u realnom vremenu." Diplomski rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, 2018. https://urn.nsk.hr/urn:nbn:hr:200:208108

Krajcar, Krunoslav. "Implementacija FIR filtra zasnovanog na FPGA za digitalnu obradu zvuka u realnom vremenu." Diplomski rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, 2018. https://urn.nsk.hr/urn:nbn:hr:200:208108

Krajcar, K. (2018). 'Implementacija FIR filtra zasnovanog na FPGA za digitalnu obradu zvuka u realnom vremenu', Diplomski rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, citirano: 05.11.2024., https://urn.nsk.hr/urn:nbn:hr:200:208108

Krajcar K. Implementacija FIR filtra zasnovanog na FPGA za digitalnu obradu zvuka u realnom vremenu [Diplomski rad]. Osijek: Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek; 2018 [pristupljeno 05.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:200:208108

K. Krajcar, "Implementacija FIR filtra zasnovanog na FPGA za digitalnu obradu zvuka u realnom vremenu", Diplomski rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, Osijek, 2018. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:200:208108

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:200:208108
Podaci o radu
NaslovImplementacija FIR filtra zasnovanog na FPGA za digitalnu obradu zvuka u realnom vremenu
Naslov (engleski)FPGA implementation of FIR filter used for digital audio processing
AutorKrunoslav Krajcar
MentorMarijan Herceg (mentor)
Član povjerenstvaMarijan Herceg (predsjednik povjerenstva)
Član povjerenstvaMario Vranješ (član povjerenstva)
Član povjerenstvaRatko Grbić (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište Josipa Jurja Strossmayera u Osijeku
Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek
(Zavod za komunikacije)
(Katedra za elektroniku i mikroelektroniku)
Osijek
Datum i država obrane2018-09-20, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Elektronika
Sažetak
U radu opisan je postupak dizajniranja FIR digitalnog filtra, te njegova implementacija u FPGA. Pojašnjene su korištenih tehnologija te opisan rad svakog entiteta dizajna. Provedene su simulacije filtra u MatLabu te usporedba s mjerenim rezultatima implementiranog filtra. Dizajn je izveden u Vivado razvojnom okruženju na Zynq-7000 SoC-u, gdje se konfiguracija parametra filtra vrši uz pomoć procesora. Rad je proširen na ekvilizator s deset FIR filtara koji rade paralelno.
Sažetak (engleski)
The paper explains the process of designing an FIR filter and his implementation in the FPGA. The used technologies and entities for the design are further explained. Simulations of the filter's behavior are made in MatLab and compared to the measured frequency response of the implemented filter. Vivado Design Suite is used to create the design on the Zynq-7000 SoC, where the configuration of the filter is done with the processor. The paper is expanded to the Equilizer that has 10 FIR filters working parallelly.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:200:208108
Studijski programNaziv: Elektrotehnika; smjerovi: Komunikacije i informatika, Elektroenergetika
Smjer: Komunikacije i informatika
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka elektrotehnike (mag.ing.el.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaOtvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Datum i vrijeme pohrane2018-10-04 15:04:59