Osijek: Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, 2018. urn:nbn:hr:200:334016
Valek, Igor
Sveučilište Josipa Jurja Strossmayera u Osijeku Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek Zavod za komunikacije Katedra za multimedijske sustave i digitalnu televiziju
Valek, I. (2018). Implementacija JPEG kodera zasnovanog na FPGA (Diplomski rad). Osijek: Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:200:334016
Valek, Igor. "Implementacija JPEG kodera zasnovanog na FPGA." Diplomski rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, 2018. https://urn.nsk.hr/urn:nbn:hr:200:334016
Valek, Igor. "Implementacija JPEG kodera zasnovanog na FPGA." Diplomski rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, 2018. https://urn.nsk.hr/urn:nbn:hr:200:334016
Valek, I. (2018). 'Implementacija JPEG kodera zasnovanog na FPGA', Diplomski rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, citirano: 08.09.2024., https://urn.nsk.hr/urn:nbn:hr:200:334016
Valek I. Implementacija JPEG kodera zasnovanog na FPGA [Diplomski rad]. Osijek: Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek; 2018 [pristupljeno 08.09.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:200:334016
I. Valek, "Implementacija JPEG kodera zasnovanog na FPGA", Diplomski rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek, Osijek, 2018. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:200:334016