prikaz prve stranice dokumenta Izvedba protočne strukture FRISC-V procesora
Rad nije dostupan
završni rad
Izvedba protočne strukture FRISC-V procesora
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. urn:nbn:hr:168:133848
Grzunov, Matej
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Grzunov, M. (2022). Izvedba protočne strukture FRISC-V procesora (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:133848

Grzunov, Matej. "Izvedba protočne strukture FRISC-V procesora." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:133848

Grzunov, Matej. "Izvedba protočne strukture FRISC-V procesora." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:133848

Grzunov, M. (2022). 'Izvedba protočne strukture FRISC-V procesora', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 26.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:133848

Grzunov M. Izvedba protočne strukture FRISC-V procesora [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2022 [pristupljeno 26.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:133848

M. Grzunov, "Izvedba protočne strukture FRISC-V procesora", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2022. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:133848

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:133848
Podaci o radu
NaslovIzvedba protočne strukture FRISC-V procesora
Naslov (engleski)Implementation of FIRSC-V pipeline
AutorMatej Grzunov
MentorMario Kovač (mentor)
Član povjerenstvaMario Kovač (član povjerenstva)
Član povjerenstvaJosip Knezović (član povjerenstva)
Član povjerenstvaDaniel Hofman (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2022-07-01, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Sažetak
U sklopu ovog završnog rada dizajnirana je, izvedena i verificirana protočna struktura FRISC-V 32-bitne procesorske jezgre, koja može izvršavati naredbe RV32I podskupa naredbi RISC-V arhitekture skupa naredbi. Protočna struktura sastavljena je od 5 razina koje omogućavaju dohvaćanje podataka iz memorije, njihovu obradu, te pohranu nazad u memoriju. Proučene su vrste hazarda koje se mogu pojaviti, te njihovo razrješavanje kroz izvedbu harvardske arhitekture pristupa memoriji, upravljačke signale za izazivanje internog zastoja protočne strukture, i ubacivanje mjehurića u protočnu strukturu. Ispitivanje protočne strukture provedeno je na malim programskim odsječcima, provjerom postupne promjene stanja registara, podatkovne memorije i internih signala.
Sažetak (engleski)
The core part of this thesis was the design, implementation, and verification of the FRISC-V processor core’s instruction pipeline, which supports the execution of instructions defined by the RV32I subset of the RISC-V instruction set architecture. The 5-stage instruction pipeline with in-order instruction execution supports reading data from the data memory, doing various calculations on it, and then writing it back into memory. The potential hazard situations were ascertained and resolved by designing the processor core with the Harvard memory access architecture in mind, creating specialized stall logic in the pipeline, and by injecting pipeline bubbles. The pipeline was tested by running small, assembled, bare machine programs, all the while inspecting the contents of registers, the data memory, and internal signal states.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:133848
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva (univ.bacc.ing.comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2023-01-15 10:15:29