prikaz prve stranice dokumenta Sustav za testiranje i verifikaciju brzih sučelja između dva uređaja AMD/Xilinx UltraScale+ FPGA
Rad nije dostupan
diplomski rad
Sustav za testiranje i verifikaciju brzih sučelja između dva uređaja AMD/Xilinx UltraScale+ FPGA
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2023. urn:nbn:hr:168:834529
Galić, Mirko
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Galić, M. (2023). Sustav za testiranje i verifikaciju brzih sučelja između dva uređaja AMD/Xilinx UltraScale+ FPGA (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:834529

Galić, Mirko. "Sustav za testiranje i verifikaciju brzih sučelja između dva uređaja AMD/Xilinx UltraScale+ FPGA." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2023. https://urn.nsk.hr/urn:nbn:hr:168:834529

Galić, Mirko. "Sustav za testiranje i verifikaciju brzih sučelja između dva uređaja AMD/Xilinx UltraScale+ FPGA." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2023. https://urn.nsk.hr/urn:nbn:hr:168:834529

Galić, M. (2023). 'Sustav za testiranje i verifikaciju brzih sučelja između dva uređaja AMD/Xilinx UltraScale+ FPGA', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 26.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:834529

Galić M. Sustav za testiranje i verifikaciju brzih sučelja između dva uređaja AMD/Xilinx UltraScale+ FPGA [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2023 [pristupljeno 26.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:834529

M. Galić, "Sustav za testiranje i verifikaciju brzih sučelja između dva uređaja AMD/Xilinx UltraScale+ FPGA", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2023. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:834529

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:834529
Podaci o radu
NaslovSustav za testiranje i verifikaciju brzih sučelja između dva uređaja AMD/Xilinx UltraScale+ FPGA
Naslov (engleski)System for test and verification of high speed interfaces between two AMD/Xilinx UltraScale+ FPGA devices
AutorMirko Galić
MentorAdrijan Barić (mentor)
Član povjerenstvaAdrijan Barić (predsjednik povjerenstva)
Član povjerenstvaVladimir Čeperić (član povjerenstva)
Član povjerenstvaJurica Kundrata (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2023-06-30, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Sažetak
Sve veća potražnja za velikom propusnosti u komunikaciji i što manjoj latenciji dovela je do sve češće upotrebe FPGA tehnologije. Validnost te komunikacije izuzetno je bitan faktor pri nailasku na probleme u razvoju i proizvodnji. U ovom radu razvijena su dva FPGA dizajna međusobno povezana LVDS i GTY sučeljima. Testovi se mogu podijeliti na testove s povratnom petljom za GTY sučelje i na PRBS test za oba sučelja. Oni su prvo implementirani u blok dizajnu i testirani hardverskim putem, a zatim je napisana programska podrška za izvođenje testova na procesoru FPGA. Testovi s povratnom petljom su podizanjem statusnih signala o spremnosti veze potvrdile električnu povezanost dok su PRBS testovi brojem uzoraka i pogrešaka potvrdili kvalitetu i validnost veze.
Sažetak (engleski)
The increasing demand for high bandwith in communication systems and as little latency as possible has led to the increasingly frequent use of FPGA technology. The validity of this communication is an extremely important factor when encountering problems in development and production. In this paper, two FPGA designs interconnected by LVDS and GTY interfaces were developed. The tests can be divided into loopback tests for the GTY interface, and a PRBS test for both interfaces. They were implemented in a block design and tested through hardware, and then software was written for performing tests on the FPGA processor. The loopback tests confirmed the electrical connection and readiness of the connection by raising status signals, while the PRBS tests confirmed the quality and validity of the connection by the number of samples and erorrs transferred.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:834529
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka računarstva (mag.ing.comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2023-10-11 08:52:46