prikaz prve stranice dokumenta Relaxation oscillator architectures with delay and offset-voltage compensation
  Preuzmi
PDF 11.98 MB
disertacija
Relaxation oscillator architectures with delay and offset-voltage compensation
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2023. urn:nbn:hr:168:114925
Mikulić, Josip
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Mikulić, J. (2023). Relaxation oscillator architectures with delay and offset-voltage compensation (Disertacija). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:114925

Mikulić, Josip. "Relaxation oscillator architectures with delay and offset-voltage compensation." Disertacija, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2023. https://urn.nsk.hr/urn:nbn:hr:168:114925

Mikulić, Josip. "Relaxation oscillator architectures with delay and offset-voltage compensation." Disertacija, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2023. https://urn.nsk.hr/urn:nbn:hr:168:114925

Mikulić, J. (2023). 'Relaxation oscillator architectures with delay and offset-voltage compensation', Disertacija, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 26.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:114925

Mikulić J. Relaxation oscillator architectures with delay and offset-voltage compensation [Disertacija]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2023 [pristupljeno 26.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:114925

J. Mikulić, "Relaxation oscillator architectures with delay and offset-voltage compensation", Disertacija, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2023. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:114925

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:114925
Podaci o radu
NaslovRelaxation oscillator architectures with delay and offset-voltage compensation
Naslov (hrvatski)Arhitekture relaksacijskoga oscilatora s kompenzacijom kašnjenja i napona pomaka
AutorJosip Mikulić
MBZ: 41165
MentorAdrijan Barić (mentor)
Član povjerenstvaMarko Koričić (predsjednik povjerenstva)
Član povjerenstvaVladimir Čeperić (član povjerenstva)
Član povjerenstvaJurica Kundrata (član povjerenstva)
Član povjerenstvaGeorges Gielen https://orcid.org/0000-0002-4061-9428 (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2023-06-05, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Univerzalna decimalna klasifikacija
(UDC)		621.3 - Elektrotehnika
Sažetak
This thesis presents the detailed theoretical analysis, measurements, and performance comparison of several novel relaxation oscillator architectures, having the main focus on the compensation of the propagation delay and offset voltage of the comparator stage. The first architecture introduces two replica comparators that imitate the behavior of the sensing comparators and compensate for their influence on the timing. Next, a further enhancement of the relaxation oscillator core architecture is proposed, comprising a self–compensating chopped comparator pair that entirely cancels the propagation delay and offset voltage of the comparators while being more efficient in power consumption and area. The third architecture introduces additional integrating unit that is used for measurement and compensation of the propagation delay, being compatible with low supply environments and advanced technology nodes. Furthermore, the fourth relaxation oscillator core architecture comprises replica chopped comparator, providing an efficient delay and offset cancellation with minimal influence on power, area, and signal integrity. Eventually, a cost–efficient methodology for a post–manufacturing temperature calibration that significantly reduces the temperature drift of the output frequency is proposed and demonstrated on a manufactured self–sustaining oscillator prototype.
Sažetak (hrvatski)
Ovaj rad predstavlja detaljnu analizu, mjerenja i usporedbu performansi nekoliko predloženih arhitektura relaksacijskih oscilatora koje su značajno unaprijeđene kompenzacijom kašnjenja i napona pomaka komparatora. Prva predložena arhitektura oscilatora uvodi dva replicirajuća komparatora pomoću kojih se mjeri i kompenzira utjecaj očitavajućih komparatora na stabilnost frekvencije. Nadalje, u drugoj arhitekturi, mjerenje utjecaja komparatora je izvedeno pomoću samokompenzirajućeg preklopnog para komparatora, čime je postignuto dodatno poboljšanje stabilnosti takta uz manju potrošnju struje i površinu na siliciju. Treća predložena arhitektura zasniva se na replicirajućem integratoru te je prikladna za niske napone napajanja i napredne tehnološke procese. Dodatno, četvrta predložena arhitektura jezgre oscilatora temeljena na replicirajućem preklopnom komparatoru donosi dobre performanse uz jednostavnost implementacije i minimalan utjecaj na potrošnju struje i površinu na čipu. Najzad, predložena je metoda temperaturne kalibracije relaksacijskih oscilatora koja se zasniva na mjerenju frekvencije na samo dvije proizvoljne temperature, čime se ograničava porast troškova proizvodnje.
Ključne riječi
Ključne riječi (hrvatski)
Jezikengleski
URN:NBNurn:nbn:hr:168:114925
Datum promocije2024
Studijski programNaziv: Elektrotehnika
Vrsta studija: sveučilišni
Stupanj studija: poslijediplomski znanstveni (doktorski)
Akademski / stručni naziv: doktor/doktorica znanosti, po-dručje tehničkih znanosti (dr. sc.)
Vrsta resursaTekst
Opseg181 str. : graf. prikazi ; 31 cm.
Način izrade datotekeIzvorno digitalna
Prava pristupaOtvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Datum i vrijeme pohrane2024-02-13 14:48:28