prikaz prve stranice dokumenta Model i izvedba 32-bitnog procesora RISC-V s podrškom za prekide
Rad nije dostupan
diplomski rad
Model i izvedba 32-bitnog procesora RISC-V s podrškom za prekide
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2024. urn:nbn:hr:168:458292
Grzunov, Matej
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Grzunov, M. (2024). Model i izvedba 32-bitnog procesora RISC-V s podrškom za prekide (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:458292

Grzunov, Matej. "Model i izvedba 32-bitnog procesora RISC-V s podrškom za prekide." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2024. https://urn.nsk.hr/urn:nbn:hr:168:458292

Grzunov, Matej. "Model i izvedba 32-bitnog procesora RISC-V s podrškom za prekide." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2024. https://urn.nsk.hr/urn:nbn:hr:168:458292

Grzunov, M. (2024). 'Model i izvedba 32-bitnog procesora RISC-V s podrškom za prekide', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 26.12.2024., https://urn.nsk.hr/urn:nbn:hr:168:458292

Grzunov M. Model i izvedba 32-bitnog procesora RISC-V s podrškom za prekide [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2024 [pristupljeno 26.12.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:458292

M. Grzunov, "Model i izvedba 32-bitnog procesora RISC-V s podrškom za prekide", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2024. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:458292

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:458292
Podaci o radu
NaslovModel i izvedba 32-bitnog procesora RISC-V s podrškom za prekide
Naslov (engleski)Model and implementation of 32-bit RISC-V processor with support for interrupts
AutorMatej Grzunov
MentorTomislav Hrkać (mentor)
Član povjerenstvaTomislav Hrkać (predsjednik povjerenstva)
Član povjerenstvaStjepan Groš (član povjerenstva)
Član povjerenstvaNikolina Frid (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2024-07-02, Hrvatska
Sažetak
Prekidi toka izvođenja temelj su izrade efikasne i robusne programske podrške za ugradbene računalne sustave, jer smanjuju udio radnog čekanja u programima te omogućavaju odgovor na očekivane događaje i neočekivane greške tijekom rada procesora. U ovom diplomskom radu razvijen je RISC-V procesor s podrškom za prekide toka izvođenja i RISC-V naprednu prekidnu arhitekturu. Izvedeni procesor sadrži jednu procesorsku jezgru s klasičnom RISC protočnom strukturom s 5 protočnih razina, rudimentarnu memoriju, te ulazno/izlazne jedinice za komunikaciju s vanjskim svijetom. Procesor je opisan SystemVerilog jezikom, sintetiziran i izveden za FPGA čip, te programiran i upogonjen na ULX3S razvojnoj pločici.
Sažetak (engleski)
Execution flow interrupts are the basis of efficient and robust embedded systems’ software because they reduce the share of the time spent in a program loop waiting for input/output operations to finish. They also enable a processor to respond to expected events and unexpected errors during runtime. As part of this thesis, a RISC-V processor that supports execution flow interrupts was developed, implementing the RISC-V advanced interrupt architecture. Its single processor core includes the classic RISC 5-stage pipeline. The developed processor also includes a rudimentary memory implementation, and input/output units it can use to communicate with the outside world. The processor was described using SystemVerilog, synthesized, and implemented for an FPGA chip. After programming it was run on the ULX3S development board.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:458292
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka računarstva (mag.ing.comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2024-10-12 20:45:00