prikaz prve stranice dokumenta Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8
Rad nije dostupan
diplomski rad
Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2017. urn:nbn:hr:168:228798
Munjas, Deni
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Munjas, D. (2017). Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8 (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:228798

Munjas, Deni. "Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2017. https://urn.nsk.hr/urn:nbn:hr:168:228798

Munjas, Deni. "Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2017. https://urn.nsk.hr/urn:nbn:hr:168:228798

Munjas, D. (2017). 'Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 13.01.2025., https://urn.nsk.hr/urn:nbn:hr:168:228798

Munjas D. Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8 [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2017 [pristupljeno 13.01.2025.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:228798

D. Munjas, "Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2017. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:228798

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:228798
Podaci o radu
NaslovIzgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8
Naslov (engleski)Synthesizer of Simplified VHDL-Based Model for GAL16v8
AutorDeni Munjas
MentorMarko Čupić (mentor)
Član povjerenstvaMarko Čupić (predsjednik povjerenstva)
Član povjerenstvaMarin Golub (član povjerenstva)
Član povjerenstvaLeonardo Jelenković (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2017-09-28, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Sažetak
Projektiranje te minimizacija digitalnih sklopova su tema s kojom se studenti fakulteta elektrotehnike i računarstva susreću već na prvoj godini studija. U nadi da im se olakša shvaćanje ovog gradiva implementiran je sintetizator pojednostavljenog VHDL-modela za programabilni čip GAL16v8. Program će studentima omogućiti da svoj sklop opišu formalnim jezikom VHDL te da ga pomoću sintetizatora programiraju u GAL16v8. Uz sintetizator, implementiran je i heuristički minimizacijski algoritam Espresso koji pruža niz efikasnih operacija za manipulaciju Booleovih funkcija.
Sažetak (engleski)
Designing and minimizing digital circuits are topics that students of electrical engineering and computing learn already in their first year of study. In the hope of making it easier to understand this material, a synthesizer of the simplified VHDL-based model for GAL16v8 was implemented. The program will allow students to describe their circuit in a formal VHDL language and program it using a synthesizer for GAL16v8. Along with the synthesizer, a heuristic minimization algorithm Espresso has been implemented, which provides a series of efficient operations to manipulate Boolean functions.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:228798
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka računarstva (mag.ing.comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2019-03-13 23:18:13