prikaz prve stranice dokumenta Dizajn i FPGA implementacija nerekurzivnog poboljšanog CIC filtra bez množila
Rad nije dostupan
diplomski rad
Dizajn i FPGA implementacija nerekurzivnog poboljšanog CIC filtra bez množila
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. urn:nbn:hr:168:062764
Knežević, Marija
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Knežević, M. (2019). Dizajn i FPGA implementacija nerekurzivnog poboljšanog CIC filtra bez množila (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:062764

Knežević, Marija. "Dizajn i FPGA implementacija nerekurzivnog poboljšanog CIC filtra bez množila." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. https://urn.nsk.hr/urn:nbn:hr:168:062764

Knežević, Marija. "Dizajn i FPGA implementacija nerekurzivnog poboljšanog CIC filtra bez množila." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. https://urn.nsk.hr/urn:nbn:hr:168:062764

Knežević, M. (2019). 'Dizajn i FPGA implementacija nerekurzivnog poboljšanog CIC filtra bez množila', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 26.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:062764

Knežević M. Dizajn i FPGA implementacija nerekurzivnog poboljšanog CIC filtra bez množila [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2019 [pristupljeno 26.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:062764

M. Knežević, "Dizajn i FPGA implementacija nerekurzivnog poboljšanog CIC filtra bez množila", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2019. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:062764

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:062764
Podaci o radu
NaslovDizajn i FPGA implementacija nerekurzivnog poboljšanog CIC filtra bez množila
Naslov (engleski)Design and Multiplierless FPGA Implementation of Non-Recursive Improved CIC Filter
AutorMarija Knežević
MentorDavor Petrinović (mentor)
Član povjerenstvaDavor Petrinović (predsjednik povjerenstva)
Član povjerenstvaMladen Vučić (član povjerenstva)
Član povjerenstvaGoran Molnar (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2019-07-11, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Sažetak
U radu su proučeni postupci dizajna i realizacije filtara s konačnim impulsnim odzivom (FIR) koji proizlaze iz različitih tehnika poboljšanja amplitudne karakteristike CIC filtra. Posebno su proučeni postupci koji rezultiraju prijenosnim funkcijama niskog reda i imaju cjelobrojne koeficijente. Takve prijenosne funkcije mogu se učinkovito realizirati nerekurzivnim strukturama koje ne sadrže množila. Svaki cjelobrojni koeficijent zapisan je kao suma potencija broja dva, a zatim je iz sume pronađena optimalna realizacija odnosno ona koja sadrži najmanji broj zbrajala. Optimalna realizacija za svaki pojedini koeficijent pronađena je primjenom iscrpnog pretraživanja nad skupom direktnih acikličkih grafova. Razvijen je fizički ostvariv model filtra koji ima direktnu realizaciju. Model je razvijen u jeziku VHDL te optimiziran za implementaciju na programabilnim logičkim poljima (FPGA). Razvijeno je odgovarajuće ispitno okruženje, provedena simulacija te je model uhodan na stvarnom sklopovlju.
Sažetak (engleski)
In the thesis, the design and implementation of the finite impluse response filters (FIRs) based on amplitude improvements of the CIC filters, was studied. Particulary were considered techniques that result in low-order transfer functions and have integer coefficients. Such transfer functions can be efficiently realized with non-recusrive structures that do not employ general purpose multipliers. Each integer coefficient was represented as sum of power of two. Optimal coefficient realization, with lowest number of adders, was obtained by applying exhaustive search over the set of directed acyclic graphs (DAGs). Register transfer level (RTL) model has been developed in VHDL langugage and optimized for development in programmable logic fields (FPGAs). An appropriate test environment was developed, simuation was carried out, and the model was implemented on real hardware.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:062764
Studijski programNaziv: Elektrotehnika i informacijska tehnologija
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije (mag. ing. el. techn. inf.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2020-01-07 19:09:35