prikaz prve stranice dokumenta Modeliranje i simuliranje arhitekture dinamički promjenjivog procesora
Rad nije dostupan
magistarski rad
Modeliranje i simuliranje arhitekture dinamički promjenjivog procesora
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2010. urn:nbn:hr:168:029730
Vujović, Branislav
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zavod za automatiku i računalno inženjerstvo

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Vujović, B. (2010). Modeliranje i simuliranje arhitekture dinamički promjenjivog procesora (Magistarski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:029730

Vujović, Branislav. "Modeliranje i simuliranje arhitekture dinamički promjenjivog procesora." Magistarski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2010. https://urn.nsk.hr/urn:nbn:hr:168:029730

Vujović, Branislav. "Modeliranje i simuliranje arhitekture dinamički promjenjivog procesora." Magistarski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2010. https://urn.nsk.hr/urn:nbn:hr:168:029730

Vujović, B. (2010). 'Modeliranje i simuliranje arhitekture dinamički promjenjivog procesora', Magistarski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 23.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:029730

Vujović B. Modeliranje i simuliranje arhitekture dinamički promjenjivog procesora [Magistarski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2010 [pristupljeno 23.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:029730

B. Vujović, "Modeliranje i simuliranje arhitekture dinamički promjenjivog procesora", Magistarski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2010. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:029730

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:029730
Podaci o radu
NaslovModeliranje i simuliranje arhitekture dinamički promjenjivog procesora
Naslov (engleski)Modelling and simulation of reconfigurable processor architecture
AutorBranislav Vujović
MentorDanko Basch (mentor)
Član povjerenstvaMario Kovač (predsjednik povjerenstva)
Član povjerenstvaDanko Basch (član povjerenstva)
Član povjerenstvaDavor Antonić (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
(Zavod za automatiku i računalno inženjerstvo)
Zagreb
Datum i država obrane2010-12-02, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Univerzalna decimalna klasifikacija
(UDC)		004 - Računalna znanost i tehnologija. Računalstvo. Obrada podataka
Sažetak
U ovom radu dan je prijedlog poboljšanja postojeće arhitekture dinamički promjenjivog procesora optimiziranog za brzo izvođenje raznih algoritama nad velikim skupovima podataka. Analizirano je ponašanje polazne arhitekture te su predložene prikladne izmjene. Prikazan je opis mogućnosti pojedinih komponenti kao i njihovo ponašanje tijekom izvođenja programa. Također je predložen postupak modeliranja i simuliranja arhitekture dinamički promjenjivog procesora. Predloženi postupak omogućuje promjene u arhitekturi i proširivanje simulatora s drugim alatima kao npr. podrškom za ispravljanje grešaka. Razvojna okolina objedinjuje uređivač teksta, asemblerski prevodioc i podršku za otkrivanje pogrešaka.
Sažetak (engleski)
In this thesis, a proposal was given to improve the existing architecture of a dynamic variable processor optimized for fast execution of various algorithms over large data sets. Analyzed behavior of the initial architecture has resulted with appropriate changes. Thesis gives description of the capabilities of individual components and their behavior during program execution. Suggested modeling and simulation techniques ensure various reconfigurable processor architectures. The proposed procedure allows changes to the architecture and extension of the simulator with other tools such as support for debugging. Development environment combines a text editor, assembler compiler and support for debugging.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:029730
Datum promocije2020
ProjektŠifra: 036-0361959-1979
Naziv: Oblikovanje i implementacija programskih jezika specijalne namjene
Voditelj: Danko Basch
Pravna nadležnost: Hrvatska
Financijer: MZOS
Linija financiranja: ZP
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: poslijediplomski znanstveni (magistarski)
Akademski / stručni naziv: magistar inženjer računarstva (mag. ing. comp.)
URL zapisa u kataloguhttp://lib.fer.hr/cgi-bin/koha/opac-detail.pl?biblionumber=34329
Vrsta resursaTekst
Opseg99 str ; 30 cm
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Datum i vrijeme pohrane2020-08-19 07:55:51