prikaz prve stranice dokumenta Implementacija jednostavnog procesora u FPGA-u
Rad nije dostupan
završni rad
Implementacija jednostavnog procesora u FPGA-u
Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2021. urn:nbn:hr:168:887722
Harmina, Tomislav
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Institucijski repozitorij: Repozitorij FER-a

Citirajte ovaj rad

Harmina, T. (2021). Implementacija jednostavnog procesora u FPGA-u (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:887722

Harmina, Tomislav. "Implementacija jednostavnog procesora u FPGA-u." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2021. https://urn.nsk.hr/urn:nbn:hr:168:887722

Harmina, Tomislav. "Implementacija jednostavnog procesora u FPGA-u." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2021. https://urn.nsk.hr/urn:nbn:hr:168:887722

Harmina, T. (2021). 'Implementacija jednostavnog procesora u FPGA-u', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 28.12.2024., https://urn.nsk.hr/urn:nbn:hr:168:887722

Harmina T. Implementacija jednostavnog procesora u FPGA-u [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2021 [pristupljeno 28.12.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:887722

T. Harmina, "Implementacija jednostavnog procesora u FPGA-u", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2021. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:887722

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:887722
Podaci o radu
NaslovImplementacija jednostavnog procesora u FPGA-u
Naslov (engleski)FPGA Implementation of a Simple Processor
AutorTomislav Harmina
MentorDaniel Hofman (mentor)
Član povjerenstvaDaniel Hofman (predsjednik povjerenstva)
Član povjerenstvaAlen Duspara (član povjerenstva)
Član povjerenstvaLuka Macan (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2021-07-01, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Sažetak
U ovom radu napravljena je jednostavna implementacija protočnog RISC-V procesora baziranog na RV32I arhitekturi. Za implementaciju korišten je jezik VHDL i Xilinx Vivado WebPack razvojno sučelje. Procesor je testiran koristeći razvojnu platformu Digilent Nexys A7. Procesoru je radi testiranja na razvojnoj platformi dodan i sabirnički upravljač. Opisane su i vanjske jedinice koje procesor povezuju s uređajima na razvojnoj platformi. Za ispitivanje procesora razvijena su i objašnjena tri jednostavna programa. Za kraj analizirane su performanse procesora i dane su preporuke za njegov daljnji razvoj.
Sažetak (engleski)
This thesis describes the implementation of a simple pipelined RISC-V processor based on the RV32I instruction set architecture. The processor was implemented using VHDL and Xilinx Vivado WebPack software suite. Tests were done on a Digilent Nexys A7 development board. The processor also contains a simple bus controller to enable the processor to interface with development board's devices. For the purposes of testing three programs have been developed and explained. Finally, the processors performance has been analyzed and some ideas for improving the processors performance have been given.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:887722
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva (univ.bacc.ing.comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2023-01-14 20:33:24